PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-132315

(43)Date of publication of application: 06.05.1992

(51)Int.CI.

HO3M 1/74

(21)Application number : 02-253821

(71)Applicant : NIPPON SIGNAL CO LTD:THE

(22)Date of filing:

21.09.1990

(72)Inventor: ANZAI HIROTSUGU


OYAMADA KAZUYUKI SHINOZAKI TAKASHI

(54) D/A CONVERSION CIRCUIT

(57)Abstract:

PURPOSE: To obtain lots of analog output values with simple constitution by forming the D/A converter from a 1st specific switch group and a 2nd specific switch group.

CONSTITUTION: With a digital signal supplied to 1st and 2nd switch groups SWH, SWL externally, a relevant switch group is closed. Then a relevant connecting point or its termination is connected to a voltage source and a voltage is applied from the voltage source. Thus, a current flows from a high voltage source to a low voltage source. The current flows through a resistor located between a connecting point or a termination closest to an output connecting point among the connecting point connecting to a 1st voltage source and terminations P-PH5 and a connecting point or a termination closest to an output connecting point among the connecting point connecting to a 2nd voltage source and terminations P-PL5. Then the current further flows through an



output connecting point P. Thus, lots of analog output values are obtained with the simple constitution.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-132315

(1) Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月6日

H 03 M 1/74

9065-5 J

審査請求 未請求 請求項の数 2 (全9頁)

◎発明の名称 D/A変換回路

②特 願 平2-253821

20出 願 平2(1990)9月21日

@発明者 安斉 博次

栃木県宇都宮市平出工業団地11番地 日本信号株式会社宇

都宫事業所内

@ 発明者 小山田 和行

栃木県宇都宮市平出工業団地11番地 日本信号株式会社宇

都宮事業所内

@発明者 篠崎隆

栃木県宇都宮市平出工業団地11番地 日本信号株式会社宇

都宫事業所内

勿出 願 人 日本信号株式会社

東京都千代田区丸の内3丁目3番1号

個代 理 人 弁理士 野村 滋衛 外1名

明 細 書

1. 発明の名称

D/A変換回路

2. 特許請求の範囲

(1)複数の抵抗を直列に接続し、前記抵抗の 任意の一接統点を出力を得る出力接続点と成した 抵抗網と、

前記出力接続点並びに前記抵抗網の一終端部及 び両者間の接続点を第一の電圧源に失々接続しデ ジタル信号により駆動され閉じる第一のスイッチ 群と、

前記出力接続点並びに前記抵抗網のもう一方の 終端部及び両者間の接続点を前記第一の電圧源と 異なる電圧の第二の電圧源に夫々接続しデジタル 信号により駆動され閉じる第二のスイッチ群とか ら成るD/A変換回路。

(2) 2 N個の抵抗を直列に接続し、前記抵抗

の接続点中で中央のものを出力を得る出力接続点 と成した抵抗網と、

前記出力接続点並びに前記抵抗網の一終端部及 び両者間の接続点を第一の電圧源に夫々接続しデ ジタル信号により択一的に駆動され閉じる(N+ 1)個の第一の半導体スイッチ群と、

前配出力接続点並びに前記抵抗網の他終端部及び両者間の接続点を前記第一の電圧源と異なる電圧の第二の電圧源に夫々接続しデジタル信号により択一的に駆動され閉じる第二の半導体スイッチ群とから成り、

前記第一の半導体スイッチ群と第二の半導体スイッチ群のうち、各々に対応する接続点もしくは前記抵抗網終端部の間に含まれる抵抗がN個となるものを対にして、これらN対の半導体スイッチ対のうち何れかを択一的に前記デジタル信号で同時に駆動し閉じるように構成されたD/A変換回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、2値のデジタル信号群を入力とし、 この入力に応じたアナログ信号を出力するD/A 変換回路に関する。

(従来技術)

同図においてD/A変換回路40は、5個の抵抗R1~R5を直列に接続した抵抗網41と、6個の電磁リレーRL0~RL5から構成されてい

なお、上述したD/A変換国路 4 0 において各抵抗 R 1 ~ R 5 を全て等しい抵抗値とすれば得られるアナログ出力は基準電圧を 5 等分した電圧値に「0 から5 まで」の任意の値を乗じた 6 段階の電圧が得られることになる。

また、N個の抵抗とN+1個の電磁リレーを用いて上述したと同様にD/A変換回路を構成すれ

る。これらの電磁リレーRL0~RL5は失々駆動端子IN0~1N5及リレー接点RS0~ RS5を各々1個具備しており、前記駆動端子IN0~IN5に加わる外部からのデジタルの名。6個人の一般点RS0~RS5の一方の端子群は個人の一般点RS0~RS5の一方の端子群は前記抵抗同人A変換の場合と、抵抗R1~R5の抵抗同一を接続されており、抵抗R1~R5の抵抗同一を接続されており、抵抗和41の他終端P1、抵抗和41の他終端P6に失々順に接続されている。

上述のように構成されたD/A 変換回路 4 0 の作用を説明する。前記抵抗網 4 1 には基準電圧源 4 4 よりグランドへと抵抗網 4 1 の抵抗値に依存する電流が流れ従って各接続点(終端含む) P 1 ~P 6 は夫々異なった電位となっている。 すなわち P 1 はグランド電位に、 P 6 は基準電圧源 4 4 の出力電圧に等しい電位となり、この間の接続点

ばN+1段階の出力を得ることができる。

さて、上述したD/A変換回路 4 0 は機械的接 点をもつ電磁リレーを使用しているため、装置の 小型化、低価格化が困難でありまた対振動性にお いても難点があった。これらの難点を解消するた め半導体素子を用いることが考えられるが、単に りレーの接点にかえて半導体を使用することはで きない。何故ならば上述の国路では接続点ごとに 電圧条件が異なるので均一な安定した動作状態で 各半導体スイッチを動作させ得ないためである。

このため半導体を用いた第5図に示すような別のD/A変換回路も知られている。

同図において D / A 変換回路 5 0 は、 5 個の抵抗 R 1 ~ R 5 を直列に接続した抵抗網 5 1 と、この抵抗網 5 1 の一端 R 5 側に入力側が接続された・パッファアンプ A P、及び出力が夫々前記抵抗網 5 1 の一端 P 0 、抵抗 R 1 ~ R 5 の抵抗 同士の接続点 P 1 ~ P 5 に夫々調整用抵抗 R′1~R′5 を介して接続されており夫々の入力側は夫々駆動 端子 1 N 1~1 N 5 に接続されている 5 個の半導.

特開平 4-132315(3)

上述のように構成された D / A 変換回路 5 0 の作用を以下説明する。

前記駆動端子IN1~IN5には外部よりデジタル信号が択一的に加わる。すなわち駆動端子IN1~IN5のうち何れか1つ(例えばIN3)にのみ他の駆動端子と異なる信号が加わる。そして半導体増幅器A1~A5のうち対応するもの(A3)が駆動され出力が得られる。この半導体増配パッファアンプAPに入力され結局D/A変換回路の入力条件に応じたパッファアンプAPの出力が出力が出力端子53よりアナログ出力として得られる。このとき前記パッファアンプAPの出力は

また、後者の第5図で電圧源の電圧を当分した 値の整数倍のアナログ出力を要する場合、精度を 高くするには抵抗網の素子数が多くなり、回路が 増大する。

(問題点を解決するための手段)

本発明は、上述した双方の従来のD/A変換回路が別個にもつ各問題点を同時に解決した半導体素子を使用し得る新規なD/A変換回路を提供することを目的としており、

このため本発明においてはD/A変換国路を、 複数の抵抗を直列に接続し、前記抵抗の任意の一 接続点を出力を得る出力接続点と成した抵抗網の一終端部及び 両者間の接続点を第一の電圧源に夫々接続しデジ タル信号により駆動され閉じる第一のスイッチ群 と、前記出力接続点並びに前記抵抗網のもう一方 の終端部及び開発統点を前記抵抗網のもうで圧源 と異なる電圧の第二の電圧源に失々接続しデジタ ル信号により駆動され閉じる第二のスイッチ群と

〔従来技術の問題点〕

ところで、前述した従来のD/A変換回路は用途によっては夫々に問題点を有する。すなわち、前者の第4図に示すものにあっては半導体化ができないという問題点があった。

から構成する。

また、本願他の発明ではD/A変換回路を、

2 N個の抵抗を直列に接続し、前記抵抗の接続 点中で中央のものを出力を得る出力接続点と成し た抵抗網と、前記出力接続点並びに前記抵抗網の 一終端部及び両者間の接続点を第一の電圧源に 夫々接続しデジタル信号により択一的に駆動され 閉じる(N+1)個の第一の半導体スイッチ群と、 前記出力接続点並びに前記抵抗網の他終端部及び 両者間の接続点を前記第一の電圧源と異なる電圧 の第二の電圧源に夫々接続しデジタル信号により 択一的に駆動され閉じる第二の半導体スイッチ群 とから成り、前記第一の半導体スイッチ群と第二 の半導体スイッチ群のうち、各々に対応する接続 点もしくは前配抵抗網終端部の間に含まれる抵抗 がN個となるものを対にして、これらN対の半導 体スイッチ対のうち何れかを択一的に前記デジク ル信号で同時に駆動し閉じるように構成する。

[発明の実施例]

以下、添付図面に沿って本発明の実施例を説明 する。

第1図は本発明の一実施例であるD/A変換回 路10のブロック図である。RNは複数の抵抗を 直列に接続してなる抵抗網であり、出力端子Tが 接続され出力を得る出力接続点Pより一方にRH 1、RH2、RH3、、RH4、RH5の5個の 高電位側抵抗が、また前記出力接続点Pより他方 にRL1、RL2、RL3、RL4、RL5の5 個の低電位側抵抗が順に直列接続されている。前 紀抵抗網RNの高電位側抵抗側の終端PH5並び に前記出力接続点P及び両者間の接続点群PH1 ~PH4は、外部からのデジタル信号例えばデ コーダDBの出力により独立して閉じられる第一 のスイッチ群SWH (SH0~SH5) を介して 夫々第一世圧源VHに接続されており、一方前記 抵抗網RNの低電位側抵抗側の他方の終端PL5 並びに前記出力接続点P及び両者間の接続点群 P L 1 ~ P L 4 は、同じくデジタル信号により閉 じられる第二のスイッチ群SWL(SL0~SL

この電圧がD/A変換した結果として出力される。例えば、10個の抵抗全てに等しい抵抗値R.のものを用い、第一電圧源が10Vで第二電圧源が0V(グランド、アース)である場合には、スイッチ群の状態に応じて決まる出力接続点Pと両電圧源夫々の間に含まれる抵抗の数に応じて第2図の表に示す多様な電圧値が出力として出力端子Tより得られる。

なお、第一電圧源に接続された接続点及び終端のうちで前記出力接続点Pに最も近いものとの間に位置上海に接続された接続点及び終端のうちで前記出力接続点Pに最も近いものとの間に位置する抵抗数が常に一定数となる場合のみの出力を間に合まれる場合した電圧差の電圧抵抗が両電圧間に含まれるようにスイッチを制御すれば0 V から I 0 V を 5 等分した 2 V ステックの電圧すなわち 2 V 、 4 V 、 6 V 、 8 V 、 1 0 V 及び 0 V の出力を得ることができる。

以上述べた様に本発明のD/A変換回路では構

5)を介して前記第一電圧源と異なる電圧(低電 圧とする)の第二電圧源 V L に夫々接続されている。

上述のD/A変換回路10の作用を以下説明する。

成する抵抗及びスイッチの数に比して多様な出力 を得ることができる。

本実施例では抵抗を10個としたが、勿論抵抗の数に制限はなく、より多数の抵抗と対応するスイッチ群を備えた構成とすればより分解能の高いD/A変換回路を構成することができる。

なお、前述したように出力接続点Pに最も近い スイッチのみが出力電圧を決定するのに寄与する ので前記スイッチをスイッチ群につき一つ択一的 に駆動すれば足りる。

本発明のD/A変換回路はまた前紀スイッチ群を半導体素子にて実現することができるのも大きな特徴である。次にこのような半導体素子を用いた第二の発明について説明する。

第3図は本願第二の発明の一実施例であるD/ A変換回路を示す回路図である。

この実施例においては前述の各スイッチは半導 体素子で構成されている。

他の部分は前実施例のものと略同じである。すなわち、同図においてRNは複数の抵抗を直列に

接続してなる抵抗網であり、出力端子Tが接続さ れ出力を得る出力接続点Pより一方にRH1、 RH2、RH3、RH4、RH5の5個の高電位 側抵抗が、また前記出力接続点Pより他方に R L 1、RL2、RL3、RL4、RL5の5個の低 電位側抵抗が順に直列接続されている。前記抵抗 網RNの高電位側抵抗側の終端PH5並びに前記 出力接続点P及び両者間の接続点群PH1~PH 4は、デジタル信号により駆動され導通する半導 体スイッチ群SWHを介して夫々第一電圧源VH に接続されており、一方前記抵抗網RNの低電位 側抵抗側の他方の終端PL5並びに前記出力接続 点P及び両者間の接続点群PL1~PL4も、同 じくデジタル信号により駆動され導通する半導体 スイッチ群SWLを介して夫々前記第一電圧減と 異なる低電圧の第二電圧源VL (GND) に接続 されている。

上記半導体スイッチ群SWHの個々のスイッチの構成を抵抗網RNの端部の一つを例に説明すると、前記第一電圧源VHにエミッタ端子が接続さ

イッチSWHの中から択一的にひとつが、同時に これに対応して第二の半導体スイッチSWLの中 から訳して第二の半導体スイッチSWLの中 なって、例えばデジタル入力D5に対応して第一 の半導体スイッチSWHの中出力接続点Pに最も 近いトランジスタQBと第二の半導体スイッチS WLの中、出力接続点Pに最も違いトランジスタ QC5とが同時に駆動される。従ってこの時選択 された2つの半導体スイッチの間に介在する抵抗 網中の抵抗はRL1~RL5でその個数は5個となる。その他の組合せも全て選択された2つの半導体スイッチの間に介在する抵抗網中の抵抗の個数 は5個となるような対と成っている。

上述のD/A変換回路 2 0 の作用を以下説明する。

前記第一のスイッチ群SWH及び第二のスイッチ群SWLのうちで前述したように対になったものの何れかに外部よりデジタル信号D0~D5のうち一つが択一的に供給されるとこれに対応してスイッチ群の所定の対のものが閉じる。すると対

れたPNPトランジスタQA5とそのベース端子に抵抗R6を介してコレクタ端子が接続されたNPNトランジスタQB5とから成り、前記トランジスタQA5のコレクタ端子は前記抵抗網RNの接続点P5に接続されており、前記トランジスタQB5のに接続されている。またトランジスタQB5のベース端子は抵抗R7を介してデジタル信号に接続されている。なお、前記トランジスタQA5のベース端子は抵抗R8を介して電圧源VHにも接続されている。

また、上記半導体スイッチSWLの構成を抵抗 網RNの端部のものを例に説明すると、前記抵抗 網RNの接続点PL5にコレクタ端子が、前記第 二電圧源VLにエミッタ端子が接続されたNPN トランジスタQC5で成りそのベース端子は抵抗 R9を介してデジタル信号に接続されている。

上記両半導体スイッチ群の各ペース端子は夫々 独立して駆動しても良いが、本発明においては 各々のデジタル入力に対応して第一の半導体ス

例えば、10個の抵抗全てに等しい抵抗値 R I のものを用い、第一電圧源が5 V で第二電圧源が0 ボルト (グランド、アース) である場合には、どのデジタル入力が印加されるかに応じて両電源電圧の差電圧を5 等分した電圧差の電圧値を出力することができる。即50 V から5 V を5 等分した1 V ステップの電圧すなわち1 V、2 V、3 V、4 V、5 V及び0 V の出力を得ることができる。

このように、2つの半導体スイッチ間に介在す

る抵抗の個数が常に一定で、從って常に一定の抵抗値となるようにすれば各半導体を何れも常に同一条件で動作させることができるため、安定で精度の高いD/A変換国路となる。

なお、前記半導体スイッチとしては、デジタル 信号によりONとなった時にはそのON抵抗値が 直列に接続される抵抗の抵抗値に比して充分に低 く、一方OFFとなった時にはそのOFF抵抗値 が抵抗網に使用している抵抗の抵抗値に比して充 分に高い抵抗値となるように構成する。

本実施例では半導体スイッチとしてトランジスタ回路を用いたが、これに変えてPETを使用することもできる。この場合にはスイッチ部で生じる電圧降下をより少ないものとすることができ、前述した2つの電源電圧に極めて近い電圧の出力まで得ることができる。その他フォトMOSFET(フォトMOSリレー)を半導体スイッチとして用いることもできる。

本実施例では抵抗を10個としたが、勿論抵抗 の数はこれに限らず、より多数の抵抗と対応する

ができる。また前述したように二種のスイッチ群 を適宜組合せて閉じることにより電圧源の電圧を 等分した値の整数倍のアナログ出力を得る構成と することもできる。

また、本願他の発明ではD/A変換回路を、2 N個の抵抗を直列に接続し、前記抵抗の接続点中 で中央のものを出力を得る出力接続点と成した抵 抗綱と、前配出力接続点並びに前配抵抗綱の一終 端部及び両者間の接続点を第一の電圧源に夫々接 統しデジタル信号により択一的に駆動され閉じる (N+1)個の第一の半導体スイッチ群と、前記 出力接続点並びに前記抵抗網の他終端部及び両者 間の接続点を前記第一の電圧線と異なる電圧の第 二の電圧源に夫々接続しデジタル信号により択一 的に駆動され閉じる第二の半導体スイッチ群とか ら成り、前記第一の半導体スイッチ群と第二の半 導体スイッチ群のうち、各々に対応する接続点も しくは前記抵抗網終端部の間に含まれる抵抗がN 個となるものを対にして、これらN対の半導体ス イッチ対のうち何れかを択一的に前記デジタル信 スイッチを備えた構成とすればより分解能の高い D/A変換廻路を構成することができる。

なお、デコーダDEと、第一スイッチ群SWH 及び第二スイッチ群SWLとの接続をアイソレー ションアンプ等でアイソレーションすることによ り両部分の各電圧源を分離することが可能である。

[発明の効果]

以上述べた如く本発明においてはD/A変換回路を、複数の抵抗を直列に接続し、前記抵抗の任意の一接統点を出力を得る出力接続点と成網と成補と、前配出力接続点並びに前記抵抗網の一次を開いては、前記出力接続点を第一の電圧源の第二のので、は、大力を確認したので、は、大力を確認したので、は、大力を表したので、は、大力を表したので、は、大力を表したので、は、大力を表したので、は、大力を表したので、は、大力を表したので、大力を表した。

以上述べた如くないは、大力を表した。

は、力を表したので、は、力を表した。

ないますが、大力を表した。

は、力を表した。
は、力を表し、対象ので、

簡単な構成で多くのアナログ出力値を得ること

号で問時に駆動し閉じるように構成したので、

小型で対振動性が高く故障の少ないしかも電圧 源と略等しい出力を含む電圧源の電圧を等分した 値の整数倍のアナログ出力を得ることができる、 半導体を利用したD/A変換回路を実現すること ができる。

4. 図面の簡単な説明

第1図は本発明によるD/A変換回路の一実施 例を示す回路図を、

第2図は第1図のD/A変換回路の出力を示す 表を、


第3図は本願他の発明によるD/A変換回路の 一実施例を示す回路図を、

第4回は従来のD/A変換回路の回路図を、 第5回は他の従来のD/A変換回路の回路図を 各々示す。

R H 1 ~ R H 5 、 R L 1 ~ R L 5 … 抵抗、 R N … 抵抗網、 P … 出力接続点、

特開平 4-132315 (7)


P、PHI~PH4、PL1~PL4…接統点、PH5、PL5…終端部、 第一電圧源…VH、 第二電圧源…VL、 第一スイッチ群…SWH、 第二スイッチ群…SWL。




第 2 図

P-VH間払抗数 (10V例)	0	1				2				3						
P-VL間拡抗数 (OV.GND側)	任意	1	2	3	4	5	1	2	3	4	5	1	2	3	4	5
出力電圧(V)	10	5.0	6.7	7.5	8.0	8.3	3.3	(5)	6.0	(67)	7.1	2.5	4.0	(5)	5.7	6.3

		4				任意				
1	2	3	4	5	1	2	3	4	5	0
2.0	(3.3)	4.3	(5)	5.6	1.7	2.9	3.8	4.4	(5)	0





第 5 図

